Altera Quartus är en programvara som låter dig skapa digitala logikkretsar med språk hårdvara deskriptor , som VHDL och Verilog . Kvartus kan du även simulera beteendet hos dessa kretsar , så att du kan testa designen innan de bestämmer sig till en programmerbar bank av logiska grindar . Innan du kan simulera beteendet hos kretsen , måste du kompilera maskinvaruteckentabellen deskriptor språk i en Kvartus krets fil . Detta kan ta en hel del tid , men detta kan snabbas upp genom att vrida på " Smart kompilering " inställningen . Saker du behöver
Altera Quartus II Web Edition
Visa fler instruktioner
1
Klicka på Altera Quartus II ikonen för att starta programmet . Klicka på " File" i verktygsfältet och välj " Öppna . " Öppna projektet du vill påskynda . Alternativt , kan du skapa ett nytt projekt genom att välja " Nytt projekt . " Det här projektet kommer att bli tomt , men du kan fortfarande göra de nödvändiga förändringarna så att när du lägger till några VHDL -kod , kommer din kompilering tid optimeras .
2
Klicka på " Uppdrag " från verktygsfältet . Klicka på "Inställningar" från menyn som visas . Ett nytt fönster visas .
3
Klicka på " Inställningar sammanställningsprocessens " från kolumnen till vänster i fönstret . Den högra delen av sidan visar flera justerbara Kompileringsinställningar .
4
Klicka på rutan bredvid " Använd Smart Compilation " för att aktivera den här funktionen . Detta tvingar kompilatorn att hoppa över " Analysis ", " Synthesis " och " Montör " stadier . Dessa stadier hantera optimera den digitala kretsen för att passa en specifik maskinvara . De är onödiga steg för de tidiga stadierna av digital krets utveckling , där du kan göra många små förändringar som vardera kräver en sammanställning för att testa . Genom att vända dessa stadier av, kan du spara mycket tid .
