I ett elektroniskt datasystem , har centralenheten chip tre huvudfunktioner : läser ström av binära data som matas in , bearbeta den ingående strömmen och överföring , eller " skriver , " de bearbetade resultaten som en utgående ström . För att hantera flödet av data mellan enheter som styrs av två separata processorer , kan en först in , först ut ( FIFO ) systemet inbegripas i koden för drivrutinen för att upprätta en kö protokoll för bearbetning av inkommande signaler . FIFO djup för en CPU - till - CPU databehandlingssystem är i grunden den maximala mängden minne som krävs för att kompensera skillnaden mellan den hastighet med vilken data kan skrivas av den sändande CPU och läsa av den mottagande CPU . Instruktioner
1
Multiplicera andelen av skrivandet /signal - sändning CPU ( i MHz ) som antalet lediga cykler som inträffar mellan två på varandra följande läscykler . Om du inte vet din CPU hastighet eller tomgång cykler , besök chip tillverkarens hemsida och leta upp dessa värden under " Tekniska specifikationer ".
2
Dela hastigheten för läsning /signal - mottagning CPU ( i MHz ) av resultatet från steg 1 . Denna information bör även finnas i " Tekniska Specifikationer" .
3
Subtrahera resultatet från steg 2 från 1 . Till exempel, om 2/3 var resultatet från steg 2 , skulle du subtrahera 2/3 från 1 , vilket ger dig ett svar på 1/3 eller 0,3334 .
4
Multiplicera resultatet från steg 3 genom att skriva /sändande CPU skurstorlek . Denna information ska finnas tillgänglig i " Tekniska Specifikationer" . Det värde som du får kommer att representera det erforderliga synkrona FIFO djup , i bitar . Om värdet är en decimal , runda upp till nästa närmaste heltal .
5
att bestämma den asynkrona FIFO djup , lägg till 1 till resultatet från steg 4 .
