Medan de specifika * fysiska * anslutningarna varierar mycket beroende på typen av minne (DRAM, SRAM, Flash, etc., och formfaktorn - DIMM, SO -DIMM, CHIP, etc.), har alla minnesenheter ett gemensamt behov av dessa * logiska * anslutningstyper:
* Adressbuss: Detta gör att CPU (eller annan minneskontroll) kan specificera den plats i minnet den vill komma åt. Varje minnesplats har en unik adress.
* Databuss: Detta är en dubbelriktad väg för överföring av data mellan minnet och CPU (eller annan styrenhet). Den bär de uppgifter som läses från eller skrivs till minnet.
* Kontrollbuss: Detta har kontrollsignaler som styr minnesoperationen. Dessa signaler inkluderar saker som:
* Läs/skrivsignal: Anger om CPU läser data från eller skriver data till minnet.
* Chip Select (CS): Väljer ett specifikt minneschip i ett system om flera chips finns.
* Klocksignal: Synkroniserar tidpunkten för operationerna.
* Klar/upptagen signal: Anger när minnet är redo att ta emot eller överföra data.
Även om dessa är de grundläggande logiska förbindelserna, kan den fysiska implementeringen variera drastiskt. Till exempel använder en modern DDR5 DIMM en komplex kantkontakt med många stift, medan en äldre ROM kan ha ett enklare paket med färre stift. Men den underliggande funktionen att adressera, dataöverföring och kontroll förblir konsekvent.
