När en cache -miss inträffar - vilket betyder att CPU begär data som inte finns i cachen - initierar hårdvaran en serie steg för att hämta data från nästa nivå i minneshierarkin (vanligtvis huvudminne eller, i vissa fall, till och med långsammare lagring som en SSD eller hårddisk). Processen är komplex men kan brytas ned enligt följande:
1. Missupptäckt: Cache -styrenheten upptäcker att den begärda data inte finns i cachen. Detta görs vanligtvis genom en jämförelse av den begärda adressen med adresserna lagrade i caches index och taggstrukturer.
2. Begär vidarebefordran: Cache -styrenheten skickar en begäran till nästa nivå i minneshierarkin (huvudminnet). Denna begäran anger minnesadressen för de nödvändiga uppgifterna.
3. Minnesåtkomst: Huvudminnet (eller annan lagring) tar emot begäran och hämtar det begärda datablocket. Detta är den långsammaste delen av processen, eftersom åtkomst till huvudminnet är betydligt långsammare än att komma åt cachen. Storleken på det hämtade datablocket bestäms av cachens linjestorlek (eller blockstorlek). Denna återvinning involverar adressöversättning (konvertera en virtuell adress till en fysisk adress) om virtuellt minne används.
4. Dataöverföring: När datablocket har hämtats från huvudminnet överförs det tillbaka till cachen. Denna överföring sker vanligtvis på en dedikerad buss (t.ex. systembussen) optimerad för höghastighetsdatarörelse.
5. Cache Placement: Det hämtade datablocket placeras i cachen. Cache-ersättningspolicyn (t.ex. LRU-minst nyligen använt, FIFO-först-in, först-ut) bestämmer vilket befintliga block i cachen som ersätts om cachen är full.
6. CPU -åtkomst: När data har laddats i cachen kan CPU komma åt den. CPU kommer att vänta under steg 3 och 4 vilket gör att CPU stannar och minskar dramatiskt prestanda.
Olika typer av missar och hantering:
Hanteringen av cache -missar kan förfinas ytterligare beroende på * typen * av miss:
* obligatorisk (eller kall) miss: Detta händer när ett datablock nås för första gången. Det finns inget sätt att undvika dessa missar, eftersom uppgifterna helt enkelt inte var i cachen tidigare.
* Kapacitet Miss: Detta inträffar när cachen är för liten för att hålla alla data som CPU behöver. Mer sofistikerade cachehanteringsstrategier (t.ex. större cachar, förbättrad ersättningspolicy) kan mildra kapacitetsmissar.
* Konfliktmiss: Detta inträffar när flera datablock kartläggs till samma cache -uppsättning (på grund av hur adresser mappas in i cachen), vilket resulterar i upprepade utkast. Att använda tekniker som set-associativ eller helt associerande cachar kan minska konfliktmissarna.
* Kapacitet/konfliktinteraktion: Dessa två kan överlappa varandra vilket gör dem svåra att analysera.
Hårdvarustöd för fröken hantering:
Modern hårdvara använder flera tekniker för att optimera Cache Miss -hantering:
* prefetching: Hårdvaran laddar proaktivt data i den cache som sannolikt kommer att behövas snart, vilket minskar framtida missar.
* skriv-back-cachar: Istället för att omedelbart skriva data tillbaka till huvudminnet på en skrivoperation, skriver cache-cache-modifierade data i cachen och skriv den tillbaka till huvudminnet endast när cachelinjen kastas ut. Detta minskar minnetrafiken.
* Caches flera nivåer: Många system använder flera nivåer av cachar (L1, L2, L3, etc.), med snabbare men mindre cachar närmare CPU och långsammare men större cachar längre bort. Denna hierarkiska struktur minimerar påverkan av cachemissar genom att använda snabbare cachar för ofta åtkomst till data.
* Maskinvaruhanterade TLB:er (översättning av lookaside-buffertar): TLBS Cache Sid Tabellposter för att påskynda översättningen av virtuell till-fysisk adress, vilket minskar omkostnaderna i samband med minnesåtkomst.
Sammanfattningsvis är hantering av cache -missar en komplex process som involverar hårdvarukoordination mellan CPU, cachekontroller och huvudminne. Effektiv hantering av cache -missar är avgörande för övergripande systemprestanda. Mycket av förbättringen av CPU -prestanda under åren har drivits av framsteg inom cache -teknik och MISS -hantering av strategier.
