CMOS -lastning, med hänvisning till den kapacitiva belastningen på en CMOS -grind, påverkas av flera faktorer:
1. Gate Capacitance (C_Gate): Den inre kapacitansen i själva porten. Detta är beroende av grindens storlek (bredd och längd på transistorerna) och tillverkningsprocessen. Större transistorer har högre grindkapacitans.
2. Tappa/källkapacitans (C_Drain, C_Source): Kapacitansen mellan dränerings-/källdiffusioner och underlag. Detta påverkas av storleken på avlopps-/källregionerna och dopingkoncentrationen. Större transistorer har i allmänhet större avlopps-/källkapacitanser.
3. Sammankopplingskapacitans (C_InterConnect): Kapacitansen för metalltrådarna som förbinder grinden till andra grindar eller till ingångs-/utgångsbeläggarna. Detta är mycket beroende av ledningens längd och bredd, antalet metallskikt som används och det dielektriska materialet mellan lager. Detta är ofta den dominerande bidragaren till den totala belastningskapacitansen, särskilt i komplexa integrerade kretsar.
4. Miller Capacitance: Detta är en parasitkapacitans relaterad till återkopplingen mellan ingången och utgången från en grind, särskilt viktig i inverterare och förstärkare. Det förstärks avsevärt av kretsens förstärkning och kan drastiskt öka den effektiva belastningskapacitansen.
5. Junction Capacitance (C_Junction): Kapacitansen förknippad med P-N-korsningarna i transistorerna. Detta beror på den omvända förspänningsspänningen över korsningarna.
6. Fanout: Antalet grindar anslutna till utgången från en given grind. Varje ansluten grind lägger till sin ingångskapacitans till den totala belastningen. En högre fanout leder till en betydligt ökad belastningskapacitans.
7. Trådlängd och routing: Längre och mer komplex dirigering av sammankopplingsledningar bidrar till högre kapacitans. Detta förvärras av användningen av smalare ledningar i avancerade processnoder.
8. Processteknologi: Tillverkningsprocessen påverkar alla ovanstående kapacitanser avsevärt. Mindre transistorer inom avancerad CMOS -teknik har i allmänhet lägre kapacitanser individuellt, men den ökade densitet och sammankopplingskomplexiteten kan leda till en nettoökning av total belastning.
9. Substratmaterial och tjocklek: Materialet och tjockleken på substratet påverkar parasitkapacitanser.
Sammanfattningsvis innebär ofta att minimera CMOS-belastning ofta noggranna designöverväganden som att optimera transistorstorlekar, minimera trådlängder och använda effektiva routingstrategier och använda lågeffekt designtekniker. Exakta uppskattningar av lastningskapacitanser är avgörande för korrekt tidsanalys och kretsoptimering.
